6.3.5 基于FFT频差估计的Verilog HDL实现