5.4.3 其他模块的Verilog HDL实现