3.1 闩锁效应的分析技术

闩锁效应的分析方法有三种：第一种是传输线脉冲技术，通过TLP测量仪器测量CMOS寄生PNPN结构的I-V曲线，通过I-V曲线研究PNPN结构的特性；第二种是直流测量技术，通过加载直流电压源，利用电流和电压测量仪器测量CMOS寄生PNPN结构的I-V曲线，也是通过I-V曲线研究PNPN结构的特性；第三种是直接利用标准的闩锁效应测试机台加载电流激励或者电源激励触发寄生PNPN结构，从测试结果可以判断是否发生闩锁效应。本节内容不对第三种分析方法做介绍，在第5章会对这种分析方法进行介绍。

3.1.1 传输线脉冲技术

1985年Intel公司的员工T.J.Maloney和N.Khurana首先利用传输线脉冲来测量器件的I-V曲线^[1]。TLPG（Transmission Line Pulse Generator）是传输线脉冲发生器的简称，图3-1所示的是TLPG的简单原理简图。业界通常把利用TLPG系统测试所得的器件I-V曲线称为TLP I-V曲线，TLPG是一种集成电路ESD（静电放电）防护技术的研究测试分析手段。与传统的ESD测试模式（HBM、MM和CDM）不同，TLPG利用传输线脉冲原理产生的波形是静电模拟方波，而传统的ESD测试模式发出的则是RC模式的脉冲波形。TLPG通过调节脉冲模拟方波的宽度和幅值，间接地模拟了这些静电脉冲方波的损伤能力。图3-2所示的是TLP脉冲方波和典型的TLP I-V曲线，图3-2a是TLPG的脉冲阶梯波。根据要求设定TLPG的脉冲方波是逐渐增加的阶梯波。TLPG可以通过每次施加一个脉冲，同时在示波器上观测器件上的电流值，以及通过传输线反射回来的电压值，一直施加不同幅值的脉冲方波直到测量到器件的反向漏电流大于设定值，判定为失效。那么就可以模拟器件在ESD静电脉冲方波的过程中完整的I-V曲线，把这种曲线称为TLP I-V曲线。通过TLP I-V曲线可以研究器件在ESD过程中的响应情况，包括器件的开启和关断过程，可以把得到的相关实验数据应用到集成电路ESD防护设计，提升集成电路ESD防护设计的准确性。

对于一定面积的半导体器件，它都有一个最大功耗，最大功耗的临界点是热击穿，它对应的电压是二次击穿电流I_t2，它是器件能承受的最大ESD电流，热击穿的本质是处于电场中的介质，由于电介质损耗而产生热量，就是电势能转化为热量，当外加电压足够高时，就可能从散热与发热的热平衡状态转入不平衡状态，电势能产生的热量比传递散失的要多，介质的温度将会越来越高，直至出现永久性损坏。二次击穿电流是从半导体器件的寄生PNPN的TLP I-V曲线得来的，图3-2b是典型的TLP I-V曲线。因为半导体器件寄生PNPN结构在雪崩击穿后会有骤回效应（snap back effect），雪崩击穿对应的电压是V_t1，对应的电流是I_t1，雪崩击穿后寄生PNPN会开启工作。PNPN开启后，虽然TLP脉冲的幅度是逐渐增加的，但是实际测试所得的电压值是在减小，因为寄生PNPN已经导通放电，所以最终通过传输线反射回来的实际电压值在减小。通常利用该器件寄生PNPN的工作区间BC段来泄放ESD电流。器件在寄生PNPN结构的工作区间内仍不会被损伤，然而器件的寄生PNPN工作区间是有其极限存在，这极限就是的二次击穿（热击穿），热击穿对应的电压是V_t2，对应的电流是I_t2，当器件因为外加电压大于V_t2而进入二次击穿区后，器件会因为处于非热平衡状态，而持续发热造成永久性的损坏。当器件的ESD电流超过此值时，器件无法恢复原来特性。虽然TLPG是为ESD测试特别定制的，但是它也可以作为分析闩锁效应的方法，因为它能很直观地反映器件寄生PNPN在静电放电方面的物理特性，对于研究器件寄生PNPN是非常有帮助的。

3.1.2 直流测量技术

直流测量技术是根据闩锁效应的特点，通过外加电压偏置条件，使CMOS中的寄生双极型晶体管从截止状态到正向有源再到截止状态，寄生双极型晶体管的导通电流在阱等效电阻上形成正反馈电压使寄生PNPN结构从截止状态到导通再到截止状态，同时测得一系列的电压和电流值，它们的值构成回滞曲线。

直流测量技术有两种连接方式分析闩锁效应：一种是两端接法；一种是四端接法。图3-3所示的是CMOS反向器的电路结构和寄生PNPN结构，它包含两个横向的寄生NPN和两个纵向的寄生PNP，R_p是PW衬底的等效电阻，R_n是NW衬底的等效电阻，它们可以形成两端接法的PNPN结构和四端接法的PNPN结构。图3-3 b是两端接法的PNPN结构，图3-3c是四端接法的PNPN结构。

对于两端接法的PNPN结构，V_SS接PW，V_DD接NW，它们形成PN结。它的测量方法是V_SS端接地，V_DD端接电源，不断提高加载在V_DD端的电源电压，V_DD端的电压是反向加载在该PN结上。当V_DD端的电压大于该PN结的击穿电压时，寄生PNPN结构会被触发，从而测得寄生PNPN结构从截止状态到正向有源再到截止状态的整个过程的I-V曲线。图3-4所示的两端接法的回滞曲线。

当V_DD电压小于该PN结的击穿电压时，V_DD与V_SS之间的电流等于该反偏PN结的反向漏电流，漏电流很小，几乎可以忽略不计，测得的曲线是图3-4所示的①段。

当V_DD电压大于等于该PN结的击穿电压时，V_DD与V_SS之间的电流等于该反偏PN结的击穿电流I_d，电流I_d很大，图3-5所示的是NW和PW之间的击穿电流I_d的示意图，I_d流经NW的等效电阻R_n和P_W的等效电阻R_p，并形成压降导致寄生PNP和寄生NPN导通，如果I_dR_p＞0.6V和I_dR_n＞0.6V，PNP和NPN导通后，PNPN结构形成闩锁效应的低阻通路，图3-6所示的是PW与NW之间的击穿电流导致PNPN导通的物理机理，图3-4所示的②段是测得的曲线。

为了关闭PNPN结构形成闩锁效应的低阻通路，不断减小V_DD的电压。随着V_DD的减小，PNPN结构的低阻通路依然存在，电流依然很大，当V_DD小到足以使NPN或者PNP导通之后形成的电流的正反馈电压I_pR_p或者I_nR_n小于0.6V时，闩锁效应的闭环系统的平衡会被打破，NPN和PNP马上进入截止状态，PNPN结构的闩锁效应被解除，V_DD与V_SS之间的电流迅速减小到零。图3-4中③和④段是测得的曲线。

对于四端接法的PNPN结构，有两种测量方法：一种是加载负向激励电压触发寄生NPN，寄生NPN形成正反馈触发PNPN结构；另外一种是加载正向激励电压触发寄生PNP，寄生PNP形成正反馈触发PNPN结构。

对于加载负向激励电压触发的情况，把PNPN结构的四端分开，PW接V_SS，NMOS源接V_n，NW接V_DD，PMOS源接V_p。V_SS是地，V_DD是芯片的电源电压，V_p的电压等于V_DD，V_n加载负向激励电压信号。也就是其他三端接到了固定电压，调节V_n从0V逐渐向负向不断变得更负，可以测量到PNPN结构从截止状态到触发状态变化过程的电流电压关系。当PNPN结构被触发后，调节V_n从负电压逐渐向正电压不断变大，可以测量到PNPN结构从触发状态到截止状态变化过程的电流电压关系。图3-8所示的是PNPN结构加负向激励电压触发的对应的I-V曲线。

对于调节V_n从0V逐渐向负向不断变得更负的情况：

V _n从0V逐渐向负向不断变得更负，在V_n＞-0.6V的条件下，NPN的发射结没有正偏，PNPN结构的四端电流几乎为零。测得的曲线是图3-8a所示的①段是V_n的电流I_n，图3-8b所示的①段是V_p的电流I_p。

随着V_n不断变得更负，当V_n≤-0.6V时，寄生NPN（n+/PW/NW）发射结正偏，NPN导通，V_n、V_DD和V_SS的电流开始逐渐增大，此时V_p的电流依然几乎为零。图3-7所示的是PNPN结构加载负向激励电压触发的示意图。I_d是流过NW的电流，当I_dR_n＞0.6V时，PNP开始导通，因为NPN也在导通状态，此时PNPN结构形成低阻通路，V_p的电流几乎等于V_n的电流，此时V_DD和V_SS的电流比较小，而V_p和V_n的电流最大。这时在V_n加载负向激励电压信号使寄生PNPN结构从截止状态到导通状态的过程。测得的曲线是图3-8a所示的②段即V_n的电流I_n和图3-8b所示的②段即V_p的电流I_p。

对于PNPN结构导通后，调节V_n从负电压逐渐向正电压不断变大的情况：

PNPN结构导通后，V_n从负电压逐渐向正电压不断变大。I_p是PW的电流，在I_pR_p+V_n＞0.6V的条件下，寄生NPN（n+/PW/NW）的发射结依然正偏，NPN导通，PNPN结构依然导通。测得的曲线是图3-8a所示的③段即V_n的电流I_n和图3-8b所示的③段即V_p的电流I_p。

随着V_n从负电压逐渐向正电压不断变大，当I_pR_p+V_n＜0.6V时，寄生NPN（n+/PW/NW）的发射结不再正偏，NPN截止，PNPN结构从导通状态进入截止状态，V_n、V_DD和V_p的电流突然变小为零，这是加载在V_n的激励电压信号从负电压逐渐向正电压不断变大使寄生PNPN结构从导通状态到截止状态的过程。测得的曲线是图3-8a所示的④段即V_n的电流I_n和图3-8b所示的④段即V_p的电流I_p。

对于加载正向激励电压触发的情况，也把PNPN结构的四端分开，电压的偏置条件与加载负向激励电压触发的情况类似。V_n的电压等于V_SS，V_p加载正向激励电压信号。也就是其他三端接到了固定电压，调节V_p从0V逐渐向正向不断变大，可以测量到PNPN结构从截止状态到触发状态变化过程的电流电压关系。当PNPN结构被触发后，调节V_p从正电压逐渐向负电压不断变小，可以测量到PNPN结构从触发状态到截止状态变化过程的电流电压关系。图3-10所示的是PNPN结构加正向激励电压触发的对应的I-V曲线。

对于调节V_p从0V逐渐向正向不断变大的情况：

图3-9所示的是PNPN结构加正向激励电压触发的示意图。在V_p＜0.6V的条件下，PNPN结构的四端电流几乎为零。测得的曲线是图3-10a所示的①段即V_n的电流I_n和图3-10b所示的①段即V_p的电流I_p。

随着V_p不断变大，当V_p≥0.6V时，寄生PNP（P+/NW/PW）发射结正偏，PNP导通，V_p、V_DD和V_SS的电流开始逐渐增大，此时V_n的电流依然几乎为零。I_s是流过PW的电流，当I_pR_p≥0.6V时，NPN开始导通，因为PNP也在导通状态，此时PNPN结构形成低阻通路，V_p的电流几乎等于V_n的电流，此时V_DD和V_SS的电流比较小，而V_p和V_n的电流最大。这是在V_p加载正向激励电压信号使寄生PNPN结构从截止状态到导通状态的过程。测得的曲线是图3-10a所示的②段即V_n的电流I_n和图3-10b所示的②段即V_p的电流I_p。

对于PNPN结构导通后，调节V_p从正电压逐渐向负电压不断变小的情况：

PNPN结构导通后，V_p从正电压逐渐向0V不断变小。I_d是NW的电流，在V_p-I_dR_n＞0.6V的条件下，寄生PNP（P+/NW/PW）的发射结依然正偏，PNP导通，PNPN结构依然导通。测得的曲线是图3-10a所示的③段即V_n的电流I_n和图3-10b所示的③段即V_p的电流I_p。

随着V_p从正电压逐渐向0V不断变小，当V_p-I_dR_n＜0.6V时，寄生PNP（P+/NW/PW）的发射结不再正偏，PNP截止，PNPN结构从导通状态进入截止状态，V_n、V_DD和V_p的电流突然变小为零。这是加载在V_p的激励电压信号从正向逐渐向0V不断变小使寄生PNPN结构从导通状态到截止状态的过程。测得的曲线是图3-10a所示的④段即V_n的电流I_n和图3-10b所示的④段即V_p的电流I_p。